北京时间04月08日消息,中国触摸屏网讯, 2.5D硅中介层(Interposer)晶圆製造成本可望降低。半导体业界已研发出标准化的製程、设备及新型黏着剂,可确保硅中介层晶圆在薄化过程中不会发生厚度不一致或断裂现象,并能顺利从载具上剥离,有助提高整体生产良率,减少成本浪费。
 
    2.5D硅中介层(Interposer)是一项全新的互连技术,可为不同应用提供诸多技术优势。现阶段,现场可编程闸阵列(FPGA)已为先进互补式金属氧化物半导体(CMOS)硅中介层发展的驱动力,但实际上,硅中介层早已用于发光二极体(LED)和微机电系统(MEMS)等众多应用领域。 

    本文来自:http://www.51touch.com/material/news/dynamic/2013/0408/21028.html

    多步骤晶圆製程助力 硅中介层成本调降有谱

    就2.5D硅中介层的优点而言,其中一项最吸引人的是晶粒分割(Die Partitioning)技术。有别于系统单晶片(SoC)将逻辑、记忆体或射频(RF)等不同的系统功能整合在单一元件的作法,硅中介层则採用模组化的方式,将不同的功能放在不同的晶粒上。由于铜製程的微凸块(Micro Bump)和重分布层(Redistribution Layer)的关係,晶片与晶片之间透过硅中介层的互连,其电性特徵与晶片内互连的特徵非常相似,此可大幅降低功耗和提高频宽。 

    不过,除了所有技术优势外,最重要的仍是成本因素。若要延伸硅中介层技术的使用性,关键前提是大幅降低成本。以下有几个可降低硅中介层成本的方法。 

    第一种方法是用多晶硅(Polycrystalline Silicon)或玻璃取代单晶硅晶圆(Crystal Silicon Wafer),可降低基板的成本;另一种方法是藉由加大基板的尺寸来降低成本。18吋晶圆和矩形面板都是有可能降低成本的方法,然而,两种方法都会产生巨大的改变,且需要截然不同的製程产业体系。不过,其中一个可运用在现有晶圆製程体系最被看好的方法,是在晶圆级製程中产生更多製程步骤。 

    目前,一般的製程架构是先产出硅中介层晶片,然后将晶粒分别堆叠在中硅中介层上;在中介层上的晶片堆叠技术是晶片级整合的最后一个製程步骤。虽然这种已知良品晶片(Known Good Die)的製程极被看好,但也会产生很多製程问题。 

    首先,这样大尺寸且很薄的硅中介层晶粒,它的弓形度(Bow)及挠曲度(Warp)就是一个很大的问题,不仅在晶粒处理时有难度,且对准和热压接合(Thermo-compression Bonding)也会相当困难。此外,后续的晶粒接合过程亦非常缓慢,因此也会产生昂贵的成本。一种较为明智的作法是用晶粒-晶圆级(C2W)整合的方式进行晶粒堆叠,这可加速製程週期;另一方面也可在晶片堆叠(如产生均温板或散热片)后进行晶圆级製程。 

    基于尺寸大小和成本因素的考虑,硅中介层晶圆的厚度要非常薄。目前,一般的厚度是100微米(μm),已可符合大小的考虑。然而,硅穿孔(TSV)製程是一种可降低成本的主要作法;製作一个10微米×50微米TSV的成本会比製作一个10微米×100微米TSV低很多。 

    晶圆薄化可透过将硅中介层晶圆临时接合到载具晶圆上,然后针对晶圆背面减薄则可完成。载具晶圆会有机械性支持的作用,避免晶圆发生断裂现象,且会补偿硅中介层晶圆内所需的应力。 

    减少晶圆的厚度是一种可降低硅中介层成本的方法,但在剥离製程(Debonding)后,厚度较薄的晶粒则在机械性稳定度、应力和硅中介层晶粒的弓形度/挠曲度的处理上都有可能出现新的挑战。其中,可以解决这些难题的方法是在薄薄的硅中介层晶圆,仍在载具晶圆上时即进行晶粒-晶圆级接合。随后,其他步骤则可进行晶圆级製程。 

    晶粒-晶圆级整合是一个促成凸块后置(Bump-last)整合架构的步骤。用胶合连接硅中介层的覆晶凸块(C4 Bump)非常脆弱,同时在热压接合製程中容易脱离。不过在接合製程后才产生覆晶凸块,则可完全避免凸块脱离的风险。凸块后置的形成亦会产生一个薄薄的黏着层,这可提升暂时接合製程的产量,同时也可减少黏着剂的用量和降低成本;再者,凸块后置Bump Last的形成也代表凸块的迴焊(Reflow)温度不会让背面製程有所限制。  
 
    量产薄化晶圆 良率管理举足轻重

    良率管理是处理薄化晶圆时的关键因素。薄化晶圆的厚度不一致是非常严重的问题。若薄化晶圆在薄化製程后出现裂痕,或晶圆中心到边缘有不均匀的情况,会导致在硅穿孔露出製程中,因须弥补晶圆上的裂痕而要付出昂贵的成本;或者更严重的甚至要将晶圆作废,因为晶圆背面的研磨无法重做。 

    在晶圆上做100%的黏着薄膜品质和整体厚度变数(TTV)检测,则可在花大钱前找出各种问题。晶圆到载具的对准问题往往会被忽略,但这对于良率管理却是非常重要的一环。最近一些高量产的结果显示,晶圆到载具的对位精准度对晶圆边缘晶粒的良率有正向关係。 

    光学边缘对准系统可让晶圆能精确地对准载具。对硅中介层製程而言,覆晶凸块那一面通常是最先产生的(在中介层的前端),而微凸块会在薄薄的中介层背面产生。重分布层的理想Line/Space解析度为1微米/1微米,换言之,重複对准光刻机(Stepper/Scanner)必须用作光刻曝光用途。这些系统的检视范围非常小,晶圆与载具精准的对位可确保对位键都能在曝光机视窗范围内。曝光机毋须费时搜寻对位键,因而可实现最高产量。 

    薄化晶圆製程的另一个重点是选对适合的暂时黏着剂。逻辑、记忆体、电源元件和中介层的製程对黏着剂各有不同的需求。一般而言,一种黏着剂不会满足所有应用的需求。新型的黏着剂通常是记忆体、逻辑或电源元件应用专用的。然而,晶圆厂和委外的封装测试服务商,也必须拥有对这些不同应用需求的支援能力,亦即他们可以同时採用不同的黏着剂。EV Group最近推出的ZoneBOND技术--一种室温下机械式剥离方法,为供应商朝向开放、多元的发展带来突破。藉由这项技术,载具可具备剥离的功能。 

    图1所示即为ZoneBOND载具晶圆,其中心是黏着力较弱的部分,而边缘部位则有最强的黏着力。图2所示的是剥离製程。首先,边缘部位的黏着剂在Edge Zone Release(EZR)製程的单晶圆模式下溶解,然后元件晶圆会在Edge Zone Debond (EZD)製程中从载具晶圆上分离出来。薄化晶圆贴膜,以进行之后的晶圆切割和封装製程。实际的剥离过程会在载具晶圆和黏着剂薄膜之间进行。在此剥离製程中,凸块可安全地嵌入黏贴薄膜中,且在剥离过程中凸块不会承受任何外力。目前提供ZoneBOND材料的不同黏着剂供应商已有一个开放的共同平台,形成一个多样化的供应链。 

图1:ZoneBOND载具架构放大简图

图2:ZoneBOND剥离製程是两步骤的製程:在分离的步骤时黏着剂的边缘部分就会溶解;薄化晶圆会在剥离的步骤中与载具分离。

    标准化製程与设备襄助 2.5D IC薄化晶圆成本下降

    换言之,ZoneBOND技术可让製程标准化并让黏着剂独立于製程设备。透过此技术,暂时接合和剥离工具可以採用任何一种黏着剂,如旋转涂胶机(Spin Coater)一样,临时键合和键合分离设备可以在涂胶过程中採用任何一种光阻剂 (Photoresist)。因此,在製程中可使用来自众多厂商的各种不同的黏着剂。製程和设备的标准化是让产业体系更有竞争力的关键,这不仅有助于为2.5D IC应用降低薄化晶圆製程的成本,同时也为3D IC应用带来相同的效益。

    什么是晶圆

    晶圆是指硅半导体集成电路制作所用的硅晶片,由于其形状为圆形,故称为晶圆;在硅晶片上可加工制作成各种电路元件结构,而成为有特定电性功能之IC产品。晶圆的原始材料是硅,而地壳表面有用之不竭的二氧化硅。二氧化硅矿石经由电弧炉提炼,盐酸氯化,并经蒸馏后,制成了高纯度的多晶硅,其纯度高达99.999999999%。

 

触摸屏与OLED网推出微信公共平台,每日一条微信新闻,涵盖触摸屏材料、触摸屏设备、触控面板行业主要资讯,第一时间了解触摸屏行业发展动态。关注办法:微信公众号“i51touch” 或微信中扫描下面二维码关注,或这里查看详细步骤